


55
cincuenta
y cinco.

Aprobado por resolución N°113 del CFI de fecha 04.07.2017



UNIVERSIDAD
DE LA REPÚBLICA
URUGUAY

Programa de Diseño Lógico

1. NOMBRE DE LA UNIDAD CURRICULAR

Diseño Lógico

2. CRÉDITOS

12 créditos

3. OBJETIVOS DE LA UNIDAD CURRICULAR

El estudiante al finalizar el curso conocerá los conceptos básicos de las técnicas de diseño lógico de sistemas digitales. Esto le permitirá encarar el diseño de sistemas digitales en base a lógica combinatoria y secuencial cableada, tomando como bloques constructivos los dispositivos SSI y MSI estándares y dispositivos lógicos programables (PLDs, FPGAs).

El estudio de los distintos sistemas se realiza exclusivamente desde el punto de vista lógico, sin estudiar la implementación de las diferentes tecnologías de circuitos integrados. De dichas tecnologías sólo se describen las diferentes características que influyen en las técnicas de diseño lógico.

Estos conocimientos son básicos para la utilización de los sistemas digitales como parte de sistemas electrónicos dedicados.

El curso incluye un módulo de laboratorio cuyo principal objetivo es permitirle al estudiante llevar a la práctica los principales conceptos con aplicaciones concretas, y familiarizarse con las técnicas de implementación.

4. METODOLOGÍA DE ENSEÑANZA

Curso semestral con 3 horas semanales de teórico y 1 hora y media semanal de ejercicios.

Módulo de laboratorio de 12 horas (no incluidas en las horas por tema). La realización de las prácticas es domiciliaria y se expone lo realizado en una defensa. Para poder realizar las prácticas se dispone de kits hardware, que son entregados en préstamo a los estudiantes durante todo el semestre. En estos kits los grupos de estudiantes llevan a la práctica sus diseños y los muestran a los docentes en una defensa oral obteniendo así una calificación.

56
cinco
y seis.

Aprobado por resolución Nº113 del CFI de fecha 04.07.2017

Estimación de horas dedicadas por el estudiante:

Horas presenciales de asistencia a clase

Clases de teórico: 3 horas semanales * 15 semanas	45
Clases de ejercicios: 1.5 horas semanales * 15 semanas	25.5
Laboratorios: 1 hora * 3 prácticas	3
Subtotal	70.5

Horas estimadas de preparación

Preparación domiciliaria de ejercicios y teórico (estimada)	65 a 70
Preparación domiciliaria de laboratorios (estimada)	36 a 40
Subtotal	101 a 110
TOTAL	171.5 a 180.5

Nota:

La dedicación domiciliaria no está uniformemente distribuida, se incrementa en la Parte 3: Sistemas secuenciales.

5. TEMARIO

Parte 1

1.1 Introducción.

Objetivos del Curso. Definición y características básicas de un sistema digital de procesamiento de información.

1.2 Representación de la información en forma digital.

Notación. Representación de información: lógica, simbólica.

Representación de información numérica: sistemas de numeración, conversión de bases, aritmética binaria, representación de números enteros: magnitud y signo, complemento a 1, desplazamiento, complemento a 2. Representación de números decimales. Representación en punto flotante de números reales (Estándar IEEE 754). Códigos para detección y corrección de errores: Definición de distancia, paridad, código de Hamming. Conversión A/D y D/A.

Parte 2: Sistemas combinatorios.

2.1 Operaciones lógicas.

Aprobado por resolución N°113 del CFI de fecha 04.07.2017

Definición. Representación canónica de una función lógica. Dispositivos lógicos electrónicos.

2.2 Algebra de conmutación.

2.3 Minimización de funciones lógicas.

2.4 Técnicas de implementación.

Dispositivos MSI estándares. Utilización de memorias ROM. Dispositivos lógicos programables.

Parte 3: Sistemas secuenciales.

3.1 Almacenamiento de la información.

Introducción. Almacenamiento de la información: Flip-flops

3.2 Síntesis clásica de circuitos secuenciales modo reloj.

Circuitos secuenciales modo reloj: análisis, diseño, estudio de tiempos.

Contadores síncronos y asíncronos.

3.3 Lenguajes de descripción hardware.

Lenguaje RTL (Register Transfer Logic), notación, diseño, tiempos.

3.4 Circuitos secuenciales modo nivel.

Circuitos secuenciales modo nivel: diseño, eliminación de carreras y azares.

Módulo de laboratorio

Practica I - Circuitos Combinatorios

Finalidad:

Diseñar, armar y comprobar el funcionamiento en hardware de un circuito combinatorio.

Practica II - Circuitos Secuenciales

Finalidad:

Diseñar, armar y comprobar el funcionamiento en hardware de un circuito secuencial modo reloj.

Practica III – Lenguaje de Descripción Hardware**Finalidad:**

Diseñar un circuito secuencial utilizando un lenguaje de descripción hardware. Implementar el diseño realizado en hardware y verificar su funcionamiento.

6. BIBLIOGRAFÍA

Tema	Básica	Complementaria
Parte 1, Parte 2, Parte 3	(1)	
Parte 2, Parte 3	(2)	
Parte 1, Parte 2, Parte 3	(3)	
Parte 3.2		(5)
Parte 3.3	(4)	

6.1 Básica

1. Wakerly, John F. (2001). Diseño Digital: principios y prácticas. México. Pearson Educación.
2. Hill, Frederick J. & Peterson, Gerald R. (1993). Teoría de Conmutación y Diseño Lógico. Mexico. Editorial Limusa.
3. Hayes, John P. (1996). Introducción al Diseño Lógico Digital. Argentina. Addison Wesley Iberoamericana.
4. Hill, Frederick J. & Peterson, Gerald R. (1985). Digital Logic and Microprocessors. New York. John Wiley & Sons, Ltd.

6.2 Complementaria

5. Taub, Herbert (1983). Circuitos Digitales y Microprocesadores. México. McGraw-Hill.

7. CONOCIMIENTOS PREVIOS EXIGIDOS Y RECOMENDADOS

7.1 Conocimientos Previos Exigidos: No se exigen conocimientos previos, el curso es autocontenido.

7.2 Conocimientos Previos Recomendados:

No incluye la información de previaturas. Las unidades curriculares previas serán definidas por cada carrera que tome la unidad curricular y serán incluidas en el anexo B.

ANEXO A
Para todas las Carreras**A1) INSTITUTO**

Instituto de Ingeniería Eléctrica

A2) CRONOGRAMA TENTATIVO

Consiste en un cronograma de avance semanal con detalle de las horas de clase asignadas a cada tema.

<i>Semana</i>	<i>Teórico</i>	<i>Teórico</i>	<i>Ejercicios</i>	<i>Lab</i>
1	Presentación, Introducción	Representación de info digital. Sistemas de numeración		
2	Aritm. binaria. Mag y signo. Complemento a 2	Punto fijo, pto flotante, Códigos varios, Def. código, dist. Paridad	Sistemas de numeración	
3	Código de Hamming Funciones lógicas	Dispositiv. Electrónicos Algebra de Boole, funciones lógicas	Complemento a 2, punto fijo, flotante Códigos de detección y corrección de errores	
4	Simplificación Mapas de Karnaugh	Minimización, Mapas K NAND-NAND, azares	Código Hamming Algebra de Boole minimización de funciones lógicas	
5	MSI - deco, MUX, tristate, sumadores	ROM estructura interna PLD combinatorios	Mapas K	
6	Introd. Secuenciales FF RS	Modo reloj, FF JK, MS, D flanco Tiempos: tsu, thold	MSI, tiempos, retardos	Práctica 1

Aprobado por resolución Nº113 del CFI de fecha 04.07.2017

7	Modo reloj Análisis y diseño	Diseño modo reloj	Flip Flops	
8	Minimización de estados Contadores	Sec. reloj, Diseño, MSI PLDs, FPGAs	Modo reloj	
--	Parciales	Parciales	Parciales	
9	Minimización de estados Contadores	Sec. reloj, Diseño, MSI PLDs, FPGAs	Modo reloj	
10	Lenguajes de descrip. Har- dware RTL bloques control-datos	Ejemplo RTL, lenguaje y hardware	Modo reloj	
11	RTL - ampliación de instruc- ciones	RTL - diseño completo	RTL	Práctica 2
12	RTL - tiempos	Modo nivel RS- carreras - azares	RTL	
13	Modo nivel - carreras - aza- res	Diseño completo modo nivel	RTL	
14	Repaso	Repaso	Modo nivel	Práctica 3
15	Repaso	Fin del semestre	Modo nivel	

A3) MODALIDAD DEL CURSO Y PROCEDIMIENTO DE EVALUACIÓN

Existen 2 instancias de evaluación:

- Prácticas de Laboratorio: 25 puntos
- Evaluación escrita final: 75 puntos

1. Exoneración del curso Para exonerar la asignatura se debe:

- aprobar el laboratorio: asistir a las 3 prácticas y obtener un mínimo de 15 puntos
- obtener más de 65 puntos entre las evaluaciones de las prácticas y la evaluación escrita final.

2. Ganar el curso (derecho a dar examen). Esto implica:

61
sesenta y
uno -

Aprobado por resolución N°113 del CFI de fecha 04.07.2017

- aprobar el laboratorio: asistir a las 3 prácticas y obtener un mínimo de 15 puntos
- obtener un puntaje entre 25 y 64 puntos entre las evaluaciones de las prácticas y la evaluación escrita final.

3. Reprobar el curso (hay que recurrar). Esto implica:

- reprobar el laboratorio (por faltas o no llegar al mínimo de 15 puntos)
y/o
- no alcanzar el 25 puntos del total entre las evaluaciones de las prácticas y la evaluación escrita final.

A4) CALIDAD DE LIBRE

No corresponde.

A5) CUPOS DE LA UNIDAD CURRICULAR

No hay cupos

ANEXO B para la carrera Ingeniería Eléctrica

B1) ÁREA DE FORMACIÓN

Sistemas Digitales.

B2) UNIDADES CURRICULARES PREVIAS

Curso: No hay previas

Examen: curso de Diseño Lógico

ANEXO B para la carrera de Ingeniería en Sistemas de Comunicación

B1) ÁREA DE FORMACIÓN

Sistemas Digitales.

B2) UNIDADES CURRICULARES PREVIAS

Curso: No hay previas

Examen: Aprobar el curso de Diseño Lógico

APROB. RES. CONSEJO DE FAC. ING.
Fecha: 23/04/19 Exp. 060180-002088-05